(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-92838

(43)公開日 平成9年(1997)4月4日

| (51) Int.Cl. ⁶ | 識別記号 | 庁内整理番号 | FΙ | 技術表示箇所 |
|---------------------------|------|--------|---------------|--------|
| H01L 29/786 | | | H01L 29/78 | 619B |
| G02F 1/136 | 500 | | G 0 2 F 1/136 | 500 |

審査請求 未請求 請求項の数20 OL (全 13 頁)


| (21)出願番号 | 特顧平7 — 248004 | (71)出顧人 | 000005821 松下電器産業株式会社 |
|----------------|---|---------|----------------------------------|
| (22)出顧日 | 平成7年(1995)9月26日 | | 大阪府門真市大字門真1006番地 |
| (/ | ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, | (72)発明者 | 廣瀬 貴司 |
| | | | 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 |
| | | (72)発明者 | |
| | | | 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 |
| | | (74)代理人 | |
| | | | |
| | | | |
| | | | |

(54) 【発明の名称】 薄膜トランジスタおよびその製造方法

(57)【要約】

【課題】薄膜トランジスタの製造工程を簡略化し、かつ 表示状態における特性劣化の少ない薄膜トランジスタを 低コストで効率よく得る。

【解決手段】ガラス基板1の上にゲート電極膜22、ゲート絶縁体膜23、半導体膜24、低抵抗膜25とを成膜し、エッチングし、コンタクト層5、半導体層4、ゲート絶縁体層3、ゲート電極2を形成する。黒色有機膜からなる遮光絶縁性膜26をフォトリソグラフィー製装により全面に形成し、酸素プラズマを用いた反応性インエッチング法により遮光絶縁性膜26を異方性エッチングし、コンタクト層5を露呈するとともに、コンタクト層5、半導体層4、ゲート絶縁体層3、ゲート電極2の側面に遮光絶縁性側壁膜26aを形成する。ソース・ドレイン電極配線27、保護膜28を形成後、前記ソース・ドレイン電極配線27と接続した画素電極8を形成する。





30

【特許請求の範囲】

【請求項1】 透明な基板上に積層されたゲート電極、ゲート絶縁体層、半導体層、およびソース・ドレイン配線を備えた薄膜トランジスタにおいて、ゲート電極とゲート絶縁体層と半導体層が略同一パターンで積層され、前記ゲート電極の側壁と前記半導体層の側壁を覆う遮光絶縁性側壁膜と、前記遮光絶縁性側壁膜により前記ゲート電極から絶縁隔離されたソース・ドレイン電極配線とを有することを特徴とする薄膜トランジスタ。

【請求項2】 遮光絶縁性側壁膜が黒色有機膜である請求項1に記載の薄膜トランジスタ。

【請求項3】 透明な基板上に積層されたゲート電極、ゲート絶縁体層、半導体層、およびソース・ドレイン配線を備えた薄膜トランジスタにおいて、ゲート電極とゲート絶縁体層が略同一パターンで積層され、前記半導体層が前記ゲート電極より小さいパターンであり、前記ゲート電極の側壁を覆う絶縁性側壁膜と、前記絶縁性側壁膜により前記ゲート電極から絶縁隔離されたソース・ドレイン電極配線とを有することを特徴とする薄膜トランジスタ。

【請求項4】 絶縁性側壁膜がゲート電極の陽極酸化膜 である請求項3に記載の薄膜トランジスタ。

【請求項5】 ゲート電極の側壁に前記ゲート電極の陽極酸化膜が存在する請求項1または3に記載の薄膜トランジスタ。

【請求項6】 絶縁性側壁膜が、窒化シリコン膜、酸化シリコン膜および有機膜から選ばれる少なくとも1つの膜である請求項3に記載の薄膜トランジスタ。

【請求項7】 絶縁性側壁膜が遮光性膜である請求項3 に記載の薄膜トランジスタ。

【請求項8】 ゲート電極がAlまたはAl合金からなる請求項1または3に記載の薄膜トランジスタ。

【請求項9】 ゲート電極がTaまたはTa合金からなる請求項1または3に記載の薄膜トランジスタ。

【請求項10】ソース・ドレイン配線と半導体層との間にコンタクト層を存在させた請求項1~9のいずれか1項に記載の薄膜トランジスタ。

【請求項11】ソース・ドレイン配線の表面に保護層が存在する1~10のいずれか1項に記載の薄膜トランジスタ。

【請求項12】基板上に積層されたゲート電極、ゲート 絶縁体層、半導体層、およびソース・ドレイン配線を備 えた薄膜トランジスタの製造方法において、基板上にゲ ート電極膜とゲート絶縁体膜と半導体膜とを成膜し、前 記ゲート電極膜と前記ゲート絶縁体膜と前記半導体膜と を同一マスクを用いてパターニングしゲート電極とゲー ト絶縁体層と半導体層とが積層されたパターンを形成 し、前記基板およびパターンの表面に遮光絶縁性膜を形 成し、異方性ドライエッチングにより前記ゲート電極と 前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形成 し、前記遮光絶縁性側壁膜により前記ゲート電極から絶 縁隔離したソース・ドレイン金属膜を前記基板と遮光膜 およびパターンの表面に成膜後パターニングしソース・ ドレイン電極配線を形成することを特徴とする薄膜トラ ンジスタの製造方法。

2

【請求項13】半導体膜の上に低抵抗膜とコンタクト金 属膜とを成膜し、ゲート電極膜とゲート絶縁体膜と半導 体膜と低抵抗膜とコンタクト金属膜とを第1のマスクを 用いてパターニングしゲート電極とゲート絶縁体層と半 10 導体層とコンタクト層とコンタクト金属層とを形成し、 前記ゲート電極とゲート絶縁体層と半導体層を前記コン タクト金属層よりも小さくし、前記基板およびコンタク ト金属層の表面を覆う遮光絶縁性膜を形成後、前記コン タクト金属層を第2のマスクとした異方性ドライエッチ ングにより、前記ゲート電極と半導体層との側壁を覆う 遮光絶縁性側壁膜を形成し、前記遮光絶縁性側壁膜によ り前記ゲート電極から絶縁隔離したソース・ドレイン金 属膜を前記基板および遮光性絶縁性側壁膜の表面に成膜 後パターニングしソース・ドレイン電極配線を形成する 20 請求項12に記載の薄膜トランジスタの製造方法。

【請求項14】基板上にゲート電極とゲート絶縁体層と 半導体層とを形成した後に、前記ゲート電極を陽極酸化 し前記ゲート絶縁体層により被覆されていない前記ゲー ト電極の側壁部に陽極酸化膜を形成し、前記基板および 前記ゲート電極とゲート絶縁体層と半導体層とが構成す るパターンの表面に遮光絶縁性膜を形成し、異方性ドラ イエッチングにより前記陽極酸化膜と前記ゲート絶縁体 層と前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形成し、前記陽極酸化膜と遮光絶縁性側壁膜により前記ゲート電極から絶縁隔離したソース・ドレイン金属膜を前 記基板と遮光膜およびパターンの表面に成膜後パターニ ングしソース・ドレイン電極配線を形成する請求項12 に記載の薄膜トランジスタの製造方法。

【請求項15】ゲート電極膜とゲート絶縁体膜と半導体膜とを同一マスクを用いてパターニングしゲート電極とゲート絶縁体層とを形成し、オーバーエッチングにより前記ゲート電極よりも小さいパターンを有する半導体層を形成し、前記基板およびパターンの表面を覆うように絶縁性膜を形成後、異方性ドライエッチングにより前記40ゲート電極の側壁を覆う絶縁性側壁膜を形成し、前記絶縁性側壁膜により前記ゲート電極から絶縁隔離したソース・ドレイン金属膜を前記基板および絶縁性側壁膜の表面に成膜後パターニングしソース・ドレイン電極配線を形成する請求項12に記載の薄膜トランジスタの製造方法

【請求項16】ゲート電極膜とゲート絶縁体膜と半導体膜とを同一マスクを用いてパターニングしゲート電極とゲート絶縁体層とを形成し、オーバーエッチングにより前記ゲート電極よりも小さいパターンを有する半導体層50を形成し、前記ゲート電極を陽極酸化し前記ゲート絶縁

体層により被覆されていない前記ゲート電極の側壁部に 陽極酸化膜を形成し、前記陽極酸化膜により前記ゲート 電極から絶縁隔離したソース・ドレイン金属膜を前記基 板、前記ゲート電極の側壁、前記絶縁体層の側壁、およ び前記半導体層の側壁の表面に成膜後パターニングしソ ース・ドレイン電極配線を形成する請求項12に記載の 薄膜トランジスタの製造方法。

【請求項17】ゲート電極膜とゲート絶縁体膜と半導体膜とを同一マスクを用いてパターニングしゲート電極とゲート絶縁体層とを形成し、オーバーエッチングにより前記ゲート電極よりも小さいパターンを有する半導体層を形成し、前記ゲート電極を陽極酸化し前配ゲート絶縁体層により被覆されていない前記ゲート電極の側壁部に陽極酸化膜を形成し、前記基板およびパターンの表面に絶縁性膜を形成後、異方性ドライエッチングにより前記トラングにより前記を開極酸化膜を覆う絶縁性側壁膜を形成し、前記陽極酸化膜と前記絶縁性側壁膜とにより前記ゲート電極の側壁から絶縁隔離したソース・ドレイン金属膜を前記基板および絶縁性側壁膜の表面に成膜後パターニングしソース・ドレイン電極配線を形成する請求項15に記載の薄膜トランジスタの製造方法。

【請求項18】異方性ドライエッチングが酸素を含むプラズマによる反応性イオンエッチングである請求項12、13、14、15、および17のいずれか1項に記載の薄膜トランジスタの製造方法。

【請求項19】半導体層の上に低抵抗層を形成する請求項12~18のいずれか1項に記載の薄膜トランジスタの製造方法。

【請求項20】ソース・ドレイン配線の表面に保護層を 形成する請求項12~18のいずれか1項に記載の薄膜 トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、情報処理端末や映像機器に用いられる表示装置に利用できる薄膜トランジスタおよびその製造方法に関するものである。

[0002]

【従来の技術】近年、高度情報化社会の発達によりマンーマシンインターフェイスである表示装置の小型化、軽量化、低消費電力化、高解像度化等の性能向上のための研究開発がさかんに行われている。特に液晶を用いた表示装置は、コンピューター機器や情報機器端末のダウンサイジングに合致した表示装置として、また、携帯用、車載用さらには壁掛けテレビ用表示装置として、コスト低減を含めさかんに開発が行われている。

【0003】以下図面を参照しながら従来の薄膜トランジスタの製造方法について説明する。図7は、第1の従来例としての薄膜トランジスタの構造断面図である。その製造方法を説明する。まず、ガラスからなる基板71上にゲート電極72となるタンタル膜、ゲート絶縁体層

73となる窒化シリコン膜、半導体層74となる非晶質 シリコン膜、コンタクト層75となる低抵抗非晶質シリ コン膜、およびソース・ドレイン電板76となるモリブ デン膜を順に成膜する。次に、モリブデン膜上にゲート 配線パターンを有するレジストを形成し、レジストをマ スクとして前記モリプデン膜、低抵抗非晶質シリコン 膜、非晶質シリコン膜、窒化シリコン膜、タンタル膜を エッチング除去する。次に、前記レジストを除去後、前 記タンタル膜を陽極酸化処理し前記タンタル膜の側壁に 10 酸化タンタルからなる側壁絶縁膜77を形成する。次 に、透明導電膜による画素電極78を形成後、画素電極 78との配線を含むソース・ドレイン配線79を形成 し、ソース・ドレイン配線79間の露呈したモリブデン 膜ならびに露呈したモリブデン膜直下の低抵抗非晶質シ リコン膜を除去し、ソース・ドレイン配線79からなる 配線構造を有する薄膜トランジスタが完成する(例え ば、特開昭63-182862号公報)。

4

【0004】図8は、第2の従来例としての薄膜トラン ジスタを示した構造断面図である。その製造方法を説明 20 する。第1の従来例と同様にして、ガラスからなる基板 81上にゲート電極82となるタンタル膜、ゲート絶縁 体層83となる窒化シリコン膜、半導体層84となる非 晶質シリコン膜、コンタクト層85となる低抵抗非晶質 シリコン膜、およびソース・ドレイン電極86となるモ リブデン膜を順に成膜後、ゲート配線パターンにエッチ ング加工する。次に、ポリイミドをスピンナで塗布し全 面平坦化した後、酸素プラズマによるエッチバックを行 いモリブデン膜を露呈させ、タンタル膜の側壁の絶縁性 と素子の平坦化を兼ねた平坦化絶縁膜810を形成す 30 る。次に、透明導電膜による画素電極88を形成後、ソ ース・ドレイン配線89を形成し、さらに第1の従来例 と同様にソース・ドレイン配線89間の露呈したモリブ デン膜ならびに露呈したモリブデン膜直下の低抵抗非晶 質シリコン膜を除去し、配線構造を有する薄膜トランジ スタが完成する(特開昭63―182862号公報)。 図9は、第2の従来例としての薄膜トランジスタを示し た平面図である。図9において84 a は、図8の半導体 層84であってソース・ドレイン配線89間に形成され た薄膜トランジスタのチャネル幅方向におけるチャネル 端部である。図8および図9においてA、B、C、Dは それぞれの図において対応する部位を示している。

【0005】以上のように第1および第2の従来例では、いずれにおいても、通常別々のフォト・エッチング工程により行われる、ゲート電極のパターニングとトランジスタ領域を決定する半導体層等のパターニングとを、1回のフォト・エッチング工程で形成することが可能であった。

[0006]

【発明が解決しようとする課題】しかしながら第2の従 50 来例のような構造および製造方法では、半導体層84が

ゲート電極82とほぼ同じパターンであるため、表示素 子として、基板81の裏面からの照明に対するゲート電 極82の半導体層84への光遮蔽が不十分となる。この ため、図9に示す半導体層84のチャネル端部84aに おいて光電導が発生しトランジスタ特性を劣化させ、特 にオフ電流が増加することにより表示特性の欠陥が生じ やすくなるという課題を有していた。また、第1の従来 例では、図7における側壁絶縁膜77がTa金属の陽極 酸化膜であることから、光に対して透明であり、明らか に半導体層74がゲート電極72よりも大きいパターン となるため、半導体層74が基板71の裏面からの照明 に対して影響されやすくなる。第1の従来例に対する平 面図は示していないが、ほぼ図9と同様であり、図9に おけるチャネル端部84aと同一部位において光電導が 発生し、第2の従来例と同様、またはそれ以上に表示特 性の欠陥が生じやすくなるという課題を有していた。

【0007】本発明は上記課題に鑑み、基板の裏面からの照明に対する半導体層の光遮蔽を充分に行い、オフ電流の増加による輝点欠陥等の発生のない薄膜トランジスタおよびその製造方法を提供することを目的とする。 【0008】

【課題を解決するための手段】前記目的を達成するた め、本発明の第一の薄膜トランジスタは、透明な基板上 に積層されたゲート電極、ゲート絶縁体層、半導体層、 およびソース・ドレイン配線を備えた薄膜トランジスタ において、ゲート電極とゲート絶縁体層と半導体層が略 同一パターンで積層され、前記ゲート電極の側壁と前記 半導体層の側壁を覆う遮光絶縁性側壁膜と、少なくとも 前記遮光絶縁性側壁膜により前記ゲート電極から絶縁隔 離されたソース・ドレイン電極配線とを有することを特 徴とする。ここで遮光性の程度は、液晶表示素子として 用いたとき、バックライトによる薄膜トランジスタの特 性劣化が表示品位に影響を及ぼさない程度であることが 必要であり、具体的数値で表現すると例えば光透過率 0. 1%程度となる。またパターンが略同一としたの は、あらかじめ積層した多層膜を一つのマスクでエッチ ング加工するため、積層した膜それぞれのエッチング速 度が完全には一致しないことによるパターン寸法のがた つきが生じることを考慮したためである。具体的にはパ ターンの片側0.5μm以内の範囲内である。前記構成 においては、ゲート電極の側壁に前記ゲート電極の陽極 酸化膜が存在することが好ましい。この陽極酸化膜は透 明であってもよいし、遮光性のものであってもよい。ま た前記構成においては、遮光絶縁性側壁膜が黒色有機膜 であることが好ましい。ここで黒色有機膜とは、一般に プラックレジストと呼ばれるもので、カラーフィルター と同じく有機顔料とアクリル系樹脂から構成される。通 常のフォトレジスト工程とほぼ同じ方法で使用するもの

【0009】次に本発明の第二の薄膜トランジスタは、

である。

6

透明な基板上に積層されたゲート電極、ゲート絶縁体 層、半導体層、およびソース・ドレイン配線を備えた薄 膜トランジスタにおいて、ゲート電極とゲート絶縁体層 が略同一パターンで積層され、前記半導体層が前記ゲー ト電極より小さいパターンであり、前記ゲート電極の側 壁を覆う絶縁性側壁膜と、前記絶縁性側壁膜により前記 ゲート電極から絶縁隔離されたソース・ドレイン電極配 線とを有することを特徴とする。前記構成においては、 絶縁性側壁膜がゲート電極の陽極酸化膜であってもよ 10 い。また前記構成においては、ゲート電極の側壁に前記 ゲート電極の陽極酸化膜が存在することが好ましい。す なわちゲート電極の側壁に前記ゲート電極の陽極酸化膜 が存在し、さらに陽極酸化膜を覆う絶縁性側壁膜が存在 する場合である。また前記構成においては、絶縁性側壁 膜が、窒化シリコン膜、酸化シリコン膜および有機膜か ら選ばれる少なくとも1つの膜であることが好ましい。 ここで有機膜とはカラーフィルターそのものや、ブラッ クレジストの顔料をぬいて透明であるものをいう。また 前記構成においては、絶縁性側壁膜が遮光性膜であって 20 もよい。また前記構成においては、ゲート電極がAlま たはAl合金からなるものであってもよい。また前記構 成においては、ゲート電極がTaまたはTa合金からな るものであってもよい。また前記構成においては、ソー ス・ドレイン配線と半導体層との間にコンタクト層を存 在させてもよい。また前記構成においては、ソース・ド レイン配線の表面に保護層が存在していてもよい。

【0010】次に本発明の薄膜トランジスタの製造方法は、基板上に積層されたゲート電極、ゲート絶縁体層、半導体層、およびソース・ドレイン配線を備えた薄膜ト30 ランジスタの製造方法において、基板上にゲート電極膜とゲート絶縁体膜と半導体膜とを成膜し、前記ゲート電極膜と前記半導体膜とを同一マスクを用いてパターニングしゲート電極とゲート絶縁体層と半導体層とが積層されたパターンを形成し、前記基板およびパターンの表面に遮光絶縁性膜を形成し、異方性ドライエッチングにより前記ゲート電極と前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形成し、前記遮光絶縁性側壁膜により前記ゲート電極から絶縁隔離したソース・ドレイン金属膜を前記基板と遮光膜およびパターンの表面に成膜後パターニングしソース・ドレイン電極配線を形成することを特徴とする。

【0011】前記構成においては、半導体膜の上に低抵抗膜とコンタクト金属膜とを成膜し、ゲート電極膜とゲート絶縁体膜と半導体膜と低抵抗膜とコンタクト金属膜とを第1のマスクを用いてパターニングしゲート電極とゲート絶縁体層と半導体層とコンタクト層とコンタクト金属層とを形成し、前記ゲート電極とゲート絶縁体層と半導体層を前記コンタクト金属層よりも小さくし、前記基板およびコンタクト金属層の表面を覆う遮光絶縁性膜50を形成後、前記コンタクト金属層を第2のマスクとした

異方性ドライエッチングにより、前記ゲート電極と半導 体層との側壁を覆う遮光絶縁性側壁膜を形成し、前記遮 光絶縁性側壁膜により前記ゲート電極から絶縁隔離した ソース・ドレイン金属膜を前記基板および遮光性絶縁性 側壁膜の表面に成膜後パターニングしソース・ドレイン 電極配線を形成することが好ましい。

【0012】また前記構成においては、基板上にゲート 電極とゲート絶縁体層と半導体層とを形成した後に、前 記ゲート電極を陽極酸化し前記ゲート絶縁体層により被 覆されていない前記ゲート電極の側壁部に陽極酸化膜を 形成し、前記基板および前記ゲート電極とゲート絶縁体 層と半導体層とが形成するパターンの表面に遮光絶縁性 膜を形成し、異方性ドライエッチングにより前記陽極酸 化膜と前記ゲート絶縁体層と前記半導体層の側壁とを覆 う遮光絶縁性側壁膜を形成し、前記陽極酸化膜と遮光絶 緑性側壁膜により前記ゲート電極から絶縁隔離したソー ス・ドレイン金属膜を前記基板と遮光膜およびパターン の表面に成膜後パターニングしソース・ドレイン電極配 線を形成することが好ましい。

【0013】また前記構成においては、ゲート電極膜と ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ ーニングしゲート電極とゲート絶縁体層とを形成し、オ ーバーエッチングにより前記ゲート電極よりも小さいパ ターンを有する半導体層を形成し、前記基板およびパタ ーンの表面を覆うように絶縁性膜を形成後、異方性ドラ イエッチングにより前記ゲート電極の側壁を覆う絶縁性 側壁膜を形成し、前記絶縁性側壁膜により前記ゲート電 極から絶縁隔離したソース・ドレイン金属膜を前記基板 および絶縁性側壁膜の表面に成膜後パターニングしソー ス・ドレイン電極配線を形成することが好ましい。ここ でオーバーエッチングとは、エッチングの終点時間以上 にエッチング操作をすることをいう。マスクを用いたエ ッチングにおいて、通常マスクの非被覆部でエッチング 目的物が除去された時点でエッチング終了とするのに対 し、オーバーエッチングではエッチング操作を続行し、 マスクの下部(裏側)までエッチング目的物をエッチン グし、マスクサイズより小さいエッチング目的物のパタ ーンを得る。また、ゲート電極の側壁を覆う絶縁性側壁 膜はゲート電極のみでなくゲート絶縁体膜と半導体膜の 側壁を覆っていてもよい。

【0014】また前記構成においては、ゲート電極膜と ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ ーニングしゲート電極とゲート絶縁体層とを形成し、オ ーパーエッチングにより前記ゲート電極よりも小さいパ ターンを有する半導体層を形成し、前記ゲート電極を陽 極酸化し前記ゲート絶縁体層により被覆されていない前 記ゲート電極の側壁部に陽極酸化膜を形成し、前記陽極 酸化膜により前記ゲート電極から絶縁隔離したソース・ ドレイン金属膜を前記基板、前記ゲート電極の側壁、前 記絶縁体層の側壁、および前記半導体層の側壁の表面に

8 成膜後パターニングしソース・ドレイン電極配線を形成

することが好ましい。 【0015】また前記構成においては、ゲート電極膜と ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ

ーニングしゲート電極とゲート絶縁体層とを形成し、オ ーバーエッチングにより前記ゲート電極よりも小さいパ ターンを有する半導体層を形成し、前記ゲート電極を陽 極酸化し前記ゲート絶縁体層により被覆されていない前 記ゲート電極の側壁部に陽極酸化膜を形成し、前記基板 およびパターンの表面に絶縁性膜を形成後、異方性ドラ 10 イエッチングにより前記陽極酸化膜を覆う絶縁性側壁膜 を形成し、前記陽極酸化膜と前記絶縁性側壁膜とにより 前記ゲート電極の側壁から絶縁隔離したソース・ドレイ ン金属膜を前記基板および絶縁性側壁膜の表面に成膜後 パターニングしソース・ドレイン電極配線を形成するこ とが好ましい。また前記構成においては、異方性ドライ エッチングが酸素を含むプラズマによる反応性イオンエ ッチングであることが好ましい。また前記構成において は、半導体層の上に低抵抗層を形成してもよい。また前 記構成においては、ソース・ドレイン配線の表面に保護 20 層を形成してもよい。

[0016]

【発明の実施の形態】前記本発明の第一の薄膜トランジ スタによれば、透明な基板上に積層されたゲート電極、 ゲート絶縁体層、半導体層、およびソース・ドレイン配 線を備えた薄膜トランジスタにおいて、ゲート電極とゲ ート絶縁体層と半導体層が略同一パターンで積層され、 前記ゲート電極の側壁と前記半導体層の側壁を覆う遮光 絶縁性側壁膜と、前記遮光絶縁性側壁膜により前記ゲー 30 ト電極から絶縁隔離されたソース・ドレイン電極配線と を有することにより、基板の裏面からの照明に対する半 導体層の光遮蔽を充分に行い、オフ電流の増加による輝 点欠陥等の発生のない薄膜トランジスタを達成できる。 ゲート電極の側壁に前記ゲート電極の陽極酸化膜が存在 する場合、例えばシュウ酸、マロン酸、ジグリコール 酸、マレイン酸、アセチレンジカルボン酸、リンゴ酸、 酒石酸、クエン酸、グリオキシル酸、またはこれらの混 酸を電解液として用いることにより、黄褐色ないしは濃 い灰色の遮光性の陽極酸化膜が形成される。

【0017】次に前記本発明の第二の薄膜トランジスタ 40 によれば、透明な基板上に積層されたゲート電極、ゲー ト絶縁体層、半導体層、およびソース・ドレイン配線を 備えた薄膜トランジスタにおいて、ゲート電極とゲート 絶縁体層が略同一パターンで積層され、前記半導体層が 前記ゲート電極より小さいパターンであり、前記ゲート 電極の側壁を覆う絶縁性側壁膜と、前配絶縁性側壁膜に より前記ゲート電極から絶縁隔離されたソース・ドレイ ン電極配線とを有することにより、基板の裏面からの照 明に対する半導体層の光遮蔽を充分に行い、オフ電流の 50 増加による輝点欠陥等の発生のない薄膜トランジスタを

達成できる。

【0018】次に前記本発明の薄膜トランジスタの製造 方法によれば、基板上に積層されたゲート電極、ゲート 絶縁体層、半導体層、およびソース・ドレイン配線を備 えた薄膜トランジスタの製造方法において、基板上にゲ ート電極膜とゲート絶縁体膜と半導体膜とを成膜し、前 記ゲート電極膜と前記ゲート絶縁体膜と前記半導体膜と を同一マスクを用いてパターニングしゲート電極とゲー ト絶縁体層と半導体層とが積層されたパターンを形成 し、前記基板およびパターンの表面に遮光絶縁性膜を形 成し、異方性ドライエッチングにより前記ゲート電極と 前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形成 し、前記遮光絶縁性側壁膜により前記ゲート電極から絶 縁隔離したソース・ドレイン金属膜を前記基板と遮光膜 およびパターンの表面に成膜後パターニングしソース・ ドレイン電極配線を形成することにより、本発明の第一 の薄膜トランジスタを効率よく合理的に製造することが できる。前記構成において、半導体膜の上に低抵抗膜と コンタクト金属膜とを成膜し、ゲート電極膜とゲート絶 1のマスクを用いてパターニングしゲート電極とゲート 絶縁体層と半導体層とコンタクト層とコンタクト金属層 とを形成し、前記ゲート電極とゲート絶縁体層と半導体 層を前記コンタクト金属層よりも小さくし、前記基板お よびコンタクト金属層の表面を覆う遮光絶縁性膜を形成 後、前記コンタクト金属層を第2のマスクとした異方性 ドライエッチングにより、前記ゲート電極と半導体層と の側壁を覆う遮光絶縁性側壁膜を形成し、前記遮光絶縁 性側壁膜により前記ゲート電極から絶縁隔離したソース ・ドレイン金属膜を前記基板および遮光性絶縁性側壁膜 の表面に成膜後パターニングレソース・ドレイン電極配 線を形成することにより、遮光絶縁性側壁膜をより効率 的に形成できる。また、基板上にゲート電極とゲート絶 縁体層と半導体層とを形成した後に、前記ゲート電極を 陽極酸化し前記ゲート絶縁体層により被覆されていない 前記ゲート電極の側壁部に陽極酸化膜を形成し、前記基 板およびパターンの表面に遮光絶縁性膜を形成し、異方 性ドライエッチングにより前記陽極酸化膜と前記ゲート 絶縁体層と前記半導体層の側壁とを覆う遮光絶縁性側壁 膜を形成し、前記陽極酸化膜と遮光絶縁性側壁膜により 前記ゲート電極から絶縁隔離したソース・ドレイン金属 膜を前記基板と遮光膜およびパターンの表面に成膜後パ ターニングしソース・ドレイン電極配線を形成すること により、ゲート電極の側壁部に陽極酸化膜を備え、かつ 半導体層が遮光絶縁性側壁膜で覆われた薄膜トランジス 夕を製造することができる。

【0019】また、ゲート電極膜とゲート絶縁体膜と半 導体膜とを同一マスクを用いてパターニングしゲート電 極とゲート絶縁体層とを形成し、オーバーエッチングに

体層を形成し、前記基板およびパターンの表面に絶縁性 膜を形成後、異方性ドライエッチングにより前記ゲート 電極の側壁を覆う絶縁性側壁膜を形成し、前記絶縁性側 壁膜により前記ゲート電極から絶縁隔離したソース・ド レイン金属膜を前記基板および絶縁性側壁膜の表面に成 膜後パターニングしソース・ドレイン電極配線を形成す ることにより、前記本発明の第二の薄膜トランジスタを 製造できる。また、ゲート電極膜とゲート絶縁体膜と半 導体膜とを同一マスクを用いてパターニングしゲート電 10 極とゲート絶縁体層とを形成し、オーバーエッチングに より前記ゲート電極よりも小さいパターンを有する半導 体層を形成し、前記ゲート電極を陽極酸化し前記ゲート 絶縁体層により被覆されていない前記ゲート電極の側壁 部に陽極酸化膜を形成し、前記陽極酸化膜により前記ゲ ート電極から絶縁隔離したソース・ドレイン金属膜を前 記基板、前記ゲート電極の側壁、前記絶縁体層の側壁、 および前記半導体層の側壁の表面に成膜後パターニング しソース・ドレイン電極配線を形成することにより、ゲ ート電極の陽極酸化膜が絶縁性側壁膜を兼ねた前記本発 縁体膜と半導体膜と低抵抗膜とコンタクト金属膜とを第 20 明の第二の薄膜トランジスタを製造できる。また、ゲー ト電極膜とゲート絶縁体膜と半導体膜とを同一マスクを 用いてパターニングしゲート電極とゲート絶縁体層とを 形成し、オーバーエッチングにより前記ゲート電極より も小さいパターンを有する半導体層を形成し、前記ゲー ト電極を陽極酸化し前記ゲート絶縁体層により被覆され ていない前記ゲート電極の側壁部に陽極酸化膜を形成 し、前記基板およびパターンの表面に絶縁性膜を形成 後、異方性ドライエッチングにより前記陽極酸化膜を覆 う絶縁性側壁膜を形成し、前記陽極酸化膜と前記絶縁性 側壁膜とにより前記ゲート電極の側壁から絶縁隔離した ソース・ドレイン金属膜を前記基板および絶縁性側壁膜 の表面に成膜後パターニングしソース・ドレイン電極配 線を形成することにより、ゲート電極の側壁部に陽極酸 化膜を備え、かつ半導体層が遮光絶縁性側壁膜で覆われ た薄膜トランジスタを製造することができる。。また、 異方性ドライエッチングが酸素を含むプラズマによる反 応性イオンエッチングであるという本発明の好ましい例 によれば、特に黒色有機膜または有機膜で絶縁性膜を形 成する場合に効率的に形成することができる。

10

【0020】本発明では、上記した構造および方法によ 40 って、ゲート電極のパターニングとトランジスタ領域を 決定する半導体層等のパターニングとを、一回のフォト ・エッチング工程で形成することが可能であるととも に、半導体層のチャネル端部が基板裏面からの照明に対 し充分に光遮蔽される。

[0021]

【実施例】以下本発明を実施例を用いてさらに具体的に 説明する。

(実施例1) 図1(a)、(b)、(c)、(d)、(e)は本実 より前記ゲート電極よりも小さいパターンを有する半導 50 施例の薄膜トランジスタの製造工程の断面図である。

【0022】まず、縦300mm×横400mm×厚さ 1. 1mmのガラスからなる透明な基板1の上にA1Z r 合金からなるゲート電極膜22をスパッタ蒸着法で厚 さ300nmに成膜し、次にプラズマ促進化学気相蒸着 (Plasma enhanced ChemicalVaper Deposition;以下P - CVD と略す) 法により窒化シリコンからなるゲー ト絶縁体膜23 (厚さ200nm) と非晶質シリコンか らなる半導体膜24 (厚さ200nm) とリン添加非晶 質シリコンからなる低抵抗膜25(厚さ50nm)とを 成膜する(図1(a))。次に、低抵抗膜25上にゲート 配線パターンを有するレジスト(図示せず)を形成し、 前記レジストをマスクとし塩素系ガスを含むプラズマを 用いた反応性イオンエッチング法により、低抵抗膜2 5、半導体膜24、ゲート絶縁体膜23ならびにゲート 電極膜22をエッチングし、それぞれコンタクト層5、 半導体層4、ゲート絶縁体層3ならびにゲート電極2を 形成する。次に、前記レジストを除去後、黒色有機膜 (富士ハントエレクトロニクステクノロジー社の商標名 カラーモザイク、СК-2000)からなる遮光絶縁性 膜26を公知のフォトレジスト工程(露光:450mW **/cm²、ベーク:200℃、30分)により全面ほぼ** 等しい膜厚(2μm)に形成する(図1(b))。なお、 遮光絶縁性膜の光透過率は約0.1%であった。次に、 酸素プラズマを用いた反応性イオンエッチング法により 遮光絶縁性膜26を異方性エッチングし、コンタクト層 5を露呈するとともに、コンタクト層5、半導体層4、 ゲート絶縁体層3ならびにゲート電極2の側面に遮光絶 縁性側壁膜26 aを形成する(図1(c))。次に、Ti とA12r合金との2層構造からなるソース・ドレイン 金属膜を全面に成膜後、ソース・ドレイン配線パターン に加工し、さらに前記ソース・ドレイン配線パターン間 の露呈した前記コンタクト層5を除去し薄膜トランジス タのソース・ドレイン領域を形成するとともに、前記ゲ 一ト電極2に対し前記遮光絶縁性側壁膜26aにより絶 縁隔離したソース・ドレイン電極配線27を形成し、配 線を有した薄膜トランジスタが得られる(図1(d))。 さらに、全面に窒化シリコンからなる保護膜28を形成 後、前記ソース・ドレイン電極配線27と接続した酸化 インジュウム錫からなる画素電極8を形成し、液晶表示 装置において画素電極を配線した薄膜トランジスタのア レイ構造が完成する(図1(e))。

【0023】以上のように本実施例によれば、コンタク ト層 5、半導体層 4、ゲート絶縁体層 3 ならびにゲート 電極 2 の側面に黒色有機膜からなる遮光絶縁性側壁膜 2 6 a を有するため、基板裏面からの照明に対し半導体層 4を充分光遮蔽することが可能となる。

【0024】 (実施例2) 図2(a)、(b)、(c)、 (d)、(e)は本実施例の薄膜トランジスタの製造工程の 断面図である。

板1上にA12r合金からなるゲート電極膜22と窒化 シリコンからなるゲート絶縁体膜23と非晶質シリコン からなる半導体膜24とリン添加非晶質シリコンからな る低抵抗膜25とを成膜後、Tiからなるコンタクト金 属膜31をスパッタ蒸着法で成膜する(図2(a))。次 に、コンタクト金属膜31上にゲート配線パターンを有 するレジストを形成し、レジストを第1のマスクとし塩 素とフッ素の混合系ガスを含むプラズマを用いた反応性 イオンエッチング法により、コンタクト金属膜31、低 10 抵抗膜25、半導体膜24、ゲート絶縁体膜23ならび にゲート電極膜22をエッチングし、それぞれコンタク ト金属層31a、コンタクト層5、半導体層4、ゲート 絶縁体層3ならびにゲート電極2を形成する。ここで、 コンタクト金属膜31に比べ、低抵抗膜25、半導体膜 24、ゲート絶縁体膜23ならびにゲート電極膜22を オーバーエッチングし、コンタクト金属層31aのパタ ーンが、それより下層のコンタクト層 5 、半導体層 4、 ゲート絶縁体層3ならびにゲート電極2のパターンに比 べて大きく、いわゆる庇構造(またはオーバーハング) となるように形成する。次に、レジストを除去後、実施 例1で用いたのと同様の黒色有機膜からなる遮光絶縁性 膜26を回転または印刷で塗布する(図2(b))。次 に、酸素プラズマを用いた反応性イオンエッチング法に よりコンタクト金属層31aを第2のマスクとして遮光 絶縁性膜26をエッチバックし、コンタクト層5、半導 体層4、ゲート絶縁体層3ならびにゲート電極2の側壁 を覆う遮光絶縁性側壁膜26aを形成する(図2 (c))。次に、A12r合金からなるソース・ドレイン 金属膜を全面に成膜後ソース・ドレイン配線パターンに 30 加工し、さらに前記ソース・ドレイン配線パターン間の 露呈したコンタクト金属層31aおよびその直下のコン タクト層 5 を除去し、薄膜トランジスタのソース・ドレ イン領域を形成するとともに、ゲート電極2に対し遮光 絶縁性側壁膜26aにより絶縁隔離したソース・ドレイ ン電極配線27を形成し、配線を有した薄膜トランジス タが得られる(図2(d))。さらに、全面に窒化シリコ ンからなる保護膜28を形成後、ソース・ドレイン電極 配線27と接続した酸化インジュウム錫からなる画素電 極8を形成し、液晶表示装置において画素電極を配線し 40 た薄膜トランジスタのアレイ構造が完成する(図2 (e)).

12

【0026】以上のように本実施例によれば、コンタク ト層 5、半導体層 4、ゲート絶縁体層 3 ならびにゲート 電極2の側面に黒色有機膜からなる遮光絶縁性側壁膜2 6 a を有するため、基板裏面からの照明に対し半導体層 4 を充分光遮蔽することが可能となるとともに、コンタ クト金属膜31の成膜を低抵抗層25の成膜に続いて行 うことにより低抵抗層25の表面劣化に伴うコンタクト 金属膜31と低抵抗層25との接触抵抗の増加を低く押 【0025】実施例1と同様にして、ガラスからなる基 50 さえ、薄膜トランジスタの電気的特性を改善することが 可能となる。

【0027】なお、以上の実施例ではコンタクト金属膜 31をTiからなるものを用いたが、コンタクト金属膜 31は、低抵抗層25を介して薄膜トランジスタの良好 なソース・ドレイン電極を形成でき、遮光絶縁性側壁膜 26a形成時のマスクとなるものであればよく、Moや MoSi合金などでもよい。

【0028】 (実施例3) 図3(a)、(b)、(c)、 (d)、(e)は本実施例の薄膜トランジスタの製造工程断 面図である。

【0029】実施例1と同様にして、ガラスからなる基 板1上にA12r合金からなるゲート電極膜22と窒化 シリコンからなるゲート絶縁体膜23と非晶質シリコン からなる半導体膜24とリン添加非晶質シリコンからな る低抵抗膜25とを成膜する(図3(a))。次に、低抵 抗膜25上にゲート配線パターンを有するレジストを形 成し、前記レジストをマスクとし塩素系ガスを含むプラ ズマを用いた反応性イオンエッチング法により、低抵抗 膜25、半導体膜24、ゲート絶縁体膜23ならびにゲ ート電極膜22をエッチングし、それぞれコンタクト層 5、半導体層4、ゲート絶縁体層3ならびにゲート電極 2を形成する。次にゲート電極2の露呈している側面に 対し、シュウ酸を電解液として陽極酸化を行い遮光性陽 極酸化膜41を形成する。次に、前記レジストを除去 後、実施例1で用いたのと同様の黒色有機膜からなる遮 光絶縁性膜26を実施例1と同様の方法で全面ほぼ等し い膜厚(2 μm)に形成する(図3(b))。次に、酸素 プラズマを用いた反応性イオンエッチング法により遮光 絶縁性膜26を異方性エッチングし、コンタクト層5を 露呈するとともに、コンタクト層5、半導体層4、ゲー ト絶縁体層3ならびに遮光性陽極酸化膜41の側面に遮 光絶縁性側壁膜26aを形成する(図3(c))。次に、 TiとAlZr合金との2層構造からなるソース・ドレ イン金属膜を全面に成膜後ソース・ドレイン配線パター ンに加工し、さらに前記ソース・ドレイン配線パターン 間の露呈したコンタクト層5を除去し薄膜トランジスタ のソース・ドレイン領域を形成するとともに、ゲート電 極2に対し遮光性陽極酸化膜41および遮光絶縁性側壁 膜26aにより絶縁隔離したソース・ドレイン電極配線 る(図3(d))。さらに、全面に窒化シリコンからなる 保護膜28を形成後、前記ソース・ドレイン電極配線2 7と接続した酸化インジュウム錫からなる画素電極8を 形成し、液晶表示装置において画素電極を配線した薄膜 トランジスタのアレイ構造が完成する(図3(e))。

【0030】以上のように本実施例によれば、ゲート電 極2の側面に遮光性陽極酸化膜41を有し、かつコンタ クト層 5、半導体層 4、ゲート絶縁体層 3 ならびに遮光 性陽極酸化膜41の側面にさらに黒色有機膜からなる遮 光絶縁性側壁膜26aを有するため、基板裏面からの照 50 ウム錫からなる画素電極8を形成し、液晶表示装置にお

明に対し半導体層4を充分に光遮蔽することが可能とな るとともに、ゲート電極2とソース・ドレイン電極配線 27とが、遮光性陽極酸化膜41および遮光絶縁性側壁

膜26aにより絶縁隔離されるため、ゲート電極2とソ ース・ドレイン電極配線27とのショート発生率を大幅

14

に低減することが可能となる。

【0031】なお、以上の実施例ではゲート電極膜22 をA12r合金からなるものとし、遮光性陽極酸化膜4 1をシュウ酸を電解液として前記ゲート電極膜22を陽 10 極酸化したものとしたが、ゲート電極膜22は、薄膜ト ランジスタのゲート電極を形成でき、遮光性の陽極酸化 膜が形成できるものであればよく、Zェ以外の高融点金 属とAlとの合金、またはAlに代えてTaなどでもよ

【0032】 (実施例4) 図4(a)、(b)、(c)、

(d)、(e)は本実施例の薄膜トランジスタの製造工程の 断面図である。実施例1と同様にして、ガラスからなる 基板1上にA12r合金からなるゲート電極膜22と窒 化シリコンからなるゲート絶縁体膜23と非晶質シリコ ンからなる半導体膜24とリン添加非晶質シリコンから なる低抵抗膜25とを成膜する(図4(a))。次に、低 抵抗膜25上にゲート配線パターンを有するレジストを 形成し、前記レジストをマスクとし塩素とフッ素の混合 系ガスを含むプラズマを用いた反応性イオンエッチング 法により、低抵抗膜25、半導体膜24、ゲート絶縁体 膜23ならびにゲート電極膜22をエッチングし、それ ぞれコンタクト層5、半導体層4、ゲート絶縁体層3な らびにゲート電極2を形成する。ここでゲート絶縁体膜 23ならびにゲート電極膜22に比べ、低抵抗膜25、 30 半導体膜24をオーバーエッチングし、半導体層4およ びコンタクト層5のパターンがゲート絶縁体層3ならび に後工程での陽極酸化膜51形成後のゲート電極2のパ ターンに比べて、小さく形成する(図4(b))。 具体的 には半導体層4およびコンタクト層5のパターンが幅1 2μmであるのに対し、ゲート絶縁体層3およびゲート

【0033】次に、ゲート電極2の露呈している側面に 対し酒石酸アンモニウムを電解液として陽極酸化を行 い、陽極酸化膜51を形成する(図4(c))。次に、前 27を形成し、配線を有した薄膜トランジスタが得られ 40 記レジストを除去後、TiとA1合金との2層構造から なるソース・ドレイン金属膜を全面に成膜後、ソース・ ドレイン配線パターンに加工し、さらにソース・ドレイ ン配線パターン間の露呈したコンタクト層5を除去し薄 膜トランジスタのソース・ドレイン領域を形成するとと もに、ゲート電極2に対し陽極酸化膜51により絶縁隔 離したソース・ドレイン電極配線27を形成し、配線を 有した薄膜トランジスタが得られる(図4(d))。さら に、全面に窒化シリコンからなる保護膜28を形成後、 ソース・ドレイン電極配線27と接続した酸化インジュ

電極2のパターンの幅は約16μmである。

10

いて画素電極を配線した薄膜トランジスタのアレイ構造 が完成する(図4(e))。

【0034】以上のように本実施例によれば、半導体層4のパターンがゲート電極2のパターンより小さく内側に形成されるため、基板裏面からの照明に対し半導体層4を充分に光遮蔽することが可能となる。

【0035】なお、以上の実施例ではゲート電極膜22をA1Zr合金からなるものとしたが、ゲート電極膜22は、薄膜トランジスタのゲート電極を形成でき、陽極酸化膜が形成できるものであればよく、Zr以外の高融点金属とA1との合金、またはA1に代えてTaなどでもよい。また、半導体層4およびコンタクト層5の両パターンを、ゲート絶縁体層3ならびに後工程での陽極酸化膜51形成後のゲート電極2のパターンよりも小さく形成したが、少なくとも前記半導体層4のパターンが前記ゲート電極2のパターンよりも小さく形成すればよい。

【0036】 (実施例5) 図5(a)、(b)、(c)、(d)、(e)は本実施例の薄膜トランジスタの製造工程の断面図である。

【0037】実施例1と同様にして、ガラスからなる基 板1上にA12r合金からなるゲート電極膜22と窒化 シリコンからなるゲート絶縁体膜23と非晶質シリコン からなる半導体膜24とリン添加非晶質シリコンからな る低抵抗膜25とを成膜する(図5(a))。次に、低抵 抗膜25上にゲート配線パターンを有するレジストを形 成し、前記レジストをマスクとし塩素とフッ素の混合系 ガスを含むプラズマを用いた反応性イオンエッチング法 により、低抵抗膜25、半導体膜24、ゲート絶縁体膜 23ならびにゲート電極膜22をエッチングし、それぞ れコンタクト層 5、半導体層 4、ゲート絶縁体層 3なら びにゲート電板2を形成する。ここでゲート絶縁体膜2 3ならびにゲート電極膜22に比べ、低抵抗膜25、半 導体膜24をオーバーエッチングし、半導体層4および コンタクト層5のパターンがゲート絶縁体層3ならびに ゲート電極2のパターンに比べて、小さく形成する。具 体的には半導体層4およびコンタクト層5のパターンが 幅12μmであるのに対して、ゲート絶縁体層3および ゲート電極2のパターンの幅は約16μmである。

【0038】次に、前記レジストを除去後、窒化シリコ 40 ンからなる絶縁性膜61をP-CVD 法により形成する(図5(b))。次に、フッ素系ガスを含むプラズマを用いた反応性イオンエッチング法により、コンタクト層5を露呈し、かつコンタクト層5、半導体層4、ゲート絶縁体層3ならびにゲート電極2の側壁を覆う絶縁性側壁膜61aを形成する(図5(c))。次に、TiとA1 Zr合金との2層構造からなるソース・ドレイン金属膜を全面に成膜後ソース・ドレイン配線パターンに加工し、さらにソース・ドレイン配線パターン間の露呈したコンタクト層5を除去し薄膜トランジスタのソース・ド 50

16

レイン領域を形成するとともに、ゲート電極2に対し絶縁性側壁膜61 aにより絶縁隔離したソース・ドレイン電極配線27を形成し、配線を有した薄膜トランジスタが得られる(図5(d))。さらに、全面に窒化シリコンからなる保護膜28を形成後、前記ソース・ドレイン電極配線27と接続した酸化インジュウム錫からなる画素電極8を形成し、液晶表示装置において画素電極を配線した薄膜トランジスタのアレイ構造が完成する(図5(e))。

【0039】以上のように本実施例によれば、実施例4と同様に、半導体層4のパターンがゲート電極2のパターンより小さく内側に存在するため、基板裏面からの照明に対し半導体層4を充分に光遮蔽することが可能となる。さらに、本実施例では絶縁性膜61を窒化シリコンからなるものを用いたが、絶縁性膜61として黒色有機膜を用い、酸素プラズマを用いた反応性イオンエッチング法により絶縁性側壁膜61aを形成することにより、ソース・ドレイン電極配線27とゲート電極2との絶縁隔離を行うとともに、基板裏面からの直接的な照明に対してのみならず半導体層4の側壁方向に対しても光遮蔽をより確実に行うことが可能となる。

【0040】なお、半導体層4およびコンタクト層5の両パターンを、ゲート絶縁体層3ならびにゲート電極2のパターンよりも小さく形成したが、少なくとも前記半導体層4のパターンが前記ゲート電極2のパターンよりも小さく形成すればよい。

【0041】 (実施例6) 図6(a)、(b)、(c)、(d)、(e)は本実施例の薄膜トランジスタの製造工程の断面図である。

【0042】実施例1と同様にして、ガラスからなる基 板1上にA12r合金からなるゲート電極膜22と窒化 シリコンからなるゲート絶縁体膜23と非晶質シリコン からなる半導体膜24とリン添加非晶質シリコンからな る低抵抗膜25とを成膜する(図6(a))。次に、低抵 抗膜25上にゲート配線パターンを有するレジストを形 成し、前記レジストをマスクとし塩素とフッ素の混合系 ガスを含むプラズマを用いた反応性イオンエッチング法 により、低抵抗膜25、半導体膜24、ゲート絶縁体膜 23ならびにゲート電極膜22をエッチングし、それぞ れコンタクト層 5、半導体層 4、ゲート絶縁体層 3 なら びにゲート電極2を形成する。ここでゲート絶縁体膜2 3ならびにゲート電極膜22に比べ、低抵抗膜25、半 導体膜24をオーバーエッチングし、半導体層4および コンタクト層5のパターンがゲート絶縁体層3ならびに 後工程での陽極酸化膜51形成後のゲート電極2のパタ ーンに比べて、小さく形成する。具体的には半導体層 4 およびコンタクト層5のパターンが幅13μmであるの に対して、ゲート絶縁体層3およびゲート電極2のパタ ーンの幅が約16μmである。

【0043】次に、前記レジストを除去後、窒化シリコ

ンからなる絶縁性膜61をP-CVD 法により形成す る(図6(b))。次に、フッ素系ガスを含むプラズマを 用いた反応性イオンエッチング法によりコンタクト層 5 を露呈し、かつコンタクト層5、半導体層4、ゲート絶 縁体層3ならびに陽極酸化膜51の側壁を覆う絶縁性側 壁膜61aを形成する(図6(c))。次に、TiとAl 合金との2層構造からなるソース・ドレイン金属膜を全 面に成膜後ソース・ドレイン配線パターンに加工し、さ らに前記ソース・ドレイン配線パターン間の露呈したコ ンタクト層5を除去し薄膜トランジスタのソース・ドレ イン領域を形成するとともに、ゲート電極2に対し陽極 酸化膜51と絶縁性側壁膜61aとにより絶縁隔離した ソース・ドレイン電極配線27を形成し、配線を有した 薄膜トランジスタが得られる(図6(d))。さらに、全 面に窒化シリコンからなる保護膜28を形成後、ソース ・ドレイン電極配線27と接続した酸化インジュウム錫 からなる画素電極8を形成し、液晶表示装置において画 素電極を配線した薄膜トランジスタのアレイ構造が完成 する(図6(e))。

【0044】以上のように本実施例によれば、半導体層 4のパターンがゲート電極2のパターンより小さく内側 に存在するため、基板裏面からの照明に対し半導体層4 を充分に光遮蔽することが可能となるとともに、ゲート 電極2とソース・ドレイン電極配線27とが、陽極酸化 膜51および絶縁性側壁膜61aにより絶縁隔離される ため、ゲート電極2とソース・ドレイン電極配線27と のショート発生率を大幅に低減することが可能となる。 実施例6では絶縁性膜61を窒化シリコンからなるもの を用いたが、絶縁性膜61として黒色有機膜を用い、酸 素プラズマを用いた反応性イオンエッチング法により絶 緑性側壁膜61aを形成することにより、ソース・ドレ イン電極配線27とゲート電極2との絶縁隔離を陽極酸 化膜51との2重の膜で行うとともに、基板裏面からの 直接的な照明に対してのみならず半導体層4の側壁方向 に対しても光遮蔽をより確実に行うことが可能となる。

【0045】なお、以上の実施例ではゲート電極膜22をA1Zr合金からなるものとしたが、ゲート電極膜22は、薄膜トランジスタのゲート電極を形成でき、陽極酸化膜が形成できるものであればよく、Zr以外の高融点金属とA1との合金またはTaなどでもよい。また、半導体層4およびコンタクト層5の両パターンを、ゲート絶縁体層3ならびに後工程での陽極酸化膜51形成後のゲート電極2のパターンよりも小さく形成したが、少なくとも前記半導体層4のパターンが前記ゲート電極2のパターンよりも小さく形成すればよい。

【0046】さらに、以上に示した各実施例において、 ゲート絶縁体膜23、半導体膜24、低抵抗膜25なら びにソース・ドレイン電極配線27を、それぞれ窒化シ リコン、非晶質シリコン、リン添加非晶質シリコンおよ びA12r合金、またはTiとA12r合金との2層構 50

造からなるものとしたが、ゲート絶縁体膜23、半導体 膜24、低抵抗膜25ならびにソース・ドレイン電極配 線27は薄膜トランジスタのそれぞれゲート絶縁層、チ ャネル層、コンタクト層ならびにソース・ドレイン電極 配線となるものであればよく、例えば、ゲート絶縁体膜 23として酸化シリコンまたは酸化窒化シリコン等、半 導体膜24として微結晶シリコンまたは多結晶シリコン 等、低抵抗膜25としてリン添加微結晶シリコンまたは リン添加多結晶シリコン等、ソース・ドレイン電極配線 27としてTi、Mo等でもよい。また、遮光絶縁性膜 10 26を黒色有機膜からなるものとしたが、遮光性絶縁性 膜26は、薄膜トランジスタの裏面からの照明に対する 遮光性ならびにゲート電極2とソース・ドレイン電極配 線27との絶縁性において、前記薄膜トランジスタの特 性に起因する表示特性を劣化させないものであればよ く、遮光性の無機質膜でもよい。例えば窒化シリコン等 に(1)カラーセンターとなる金属イオンを混入させ黒化 させたもの、または(2)カーポン(黒鉛)粒子を分散さ せたもの等である。また、遮光絶縁性側壁膜26aをコ 20 ンタクト層 5、半導体層 4、ゲート絶縁体層 3 ならびに ゲート電極2の側面に形成したが、遮光絶縁性側壁膜2 6 a は少なくとも前記半導体層 4 と前記ゲート電極 2 と の側面に形成すればよい。

18

[0047]

【発明の効果】以上のように本発明によれば、遮光絶縁性側壁膜や遮光性陽極酸化膜、または少なくともゲート電極よりも小さいパターンの半導体層を有することにより、ゲート電極のパターニングとトランジスタ領域を決定する半導体層等のパターニングとを、1回のフォト・エッチング工程で形成しても、基板の裏面からの照明に対する半導体層の光遮蔽が充分に行われる。従ってフォト・エッチング工程の簡略化による歩留まり向上ならびに低コスト化とともに、裏面からの照明による薄膜トランジスタの特性劣化とそれに起因する輝点欠陥等の表示特性の劣化のない薄膜トランジスタを得ることができる。

【図面の簡単な説明】

【図1】 本発明の実施例1の薄膜トランジスタおよび その製造方法を示した断面図

【図2】 本発明の実施例2の薄膜トランジスタおよび その製造方法を示した断面図

【図3】 本発明の実施例3の薄膜トランジスタおよび その製造方法を示した断面図

【図4】 本発明の実施例4の薄膜トランジスタおよび その製造方法を示した断面図

【図5】 本発明の実施例5の薄膜トランジスタおよび その製造方法を示した断面図

【図6】 本発明の実施例6の薄膜トランジスタおよび その製造方法を示した断面図

【図7】 従来の薄膜トランジスタの構造断面図

20

【図8】 従来の薄膜トランジスタの構造断面図

【図9】 図8で示した従来の薄膜トランジスタの構成

19

を模式的に示す平面図


【符号の説明】

- 1、71、81 基板
- 2、72、82 ゲート電極
- 3、73、83 ゲート絶縁体層
- 4、74、84 半導体層
- 5、75、85 コンタクト層
- 76、86 ソース・ドレイン電極
- 77 側壁絶縁膜
- 8、78、88 画素電極
- 79、89 ソース・ドレイン配線
- 22 ゲート電極膜
- 23 ゲート絶縁体膜

24 半導体膜

- 25 低抵抗膜
- 26 遮光絶縁性膜
- 26a 遮光絶縁性側壁膜
- 27 ソース・ドレイン電極配線
- 28 保護膜
- 31 コンタクト金属膜
- 31a コンタクト金属層
- 41 遮光性陽極酸化膜
- 10 51 陽極酸化膜
 - 61 絶縁性膜
 - 61a 絶縁性側壁膜
 - 84a チャネル端部
 - 810 平坦化絶縁膜

【図2】



【図7】

